T. C. BİLeciK Şeyh edebali ÜNİversitesi MÜhendiSLİk faküLtesi BİLGİsayar mühendiSLİĞİ BÖLÜMÜ



Indir 1.74 Mb.
Sayfa2/29
Tarih11.02.2022
Büyüklüğü1.74 Mb.
#35
1   2   3   4   5   6   7   8   9   ...   29
Yorum ve Görüşler: Öğrenciler deneyle ilgili yorum ve görüşlerini bu bölüme yazabilirler.



Deney raporu kapak sayfası aşağıda verilen formatta olmalıdır. (Renkli çıktı olmasına gerek yoktur.)


T.C. BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
ÖLÇME ve DONANIM LABORATUVARI


DENEY NO:


DENEYİN ADI:


DENEY TARİHİ:


RAPOR TESLİM TARİHİ:



DENEYİ YAPANIN

Adı-Soyadı




Numara




Bölüm




E-mail




İmza




DENEY NO 5: BOOLEAN CEBRİ İLE SADELEŞTİRME

DENEYİN AMAÇLARI: Boolean cebrinin öğrenilmesi ve lojik ifadelere uygulanması.
DENEY MALZEMELERİ: 7404 NOT kapısı, 7432 iki girişli OR kapısı, 7411 üç girişli AND kapısı, 4075 üç girişli OR kapı entegreleri, 330 Ohm direnç, LED, Zil teli veya Jumper kablo, buton.
KURAMSAL AÇIKLAMALAR
Boolean cebri, sayısal (lojik) devrelerin tasarım ve analizinde kullanılan binary (ikilik) sayı sistemi düzenine dayanır ve işlemler binary sayılara göre yapılır. İkilik sayılarda lojik 0 ve lojik 1 kullanılır. Tüm bilgisayar sistemlerinde boolean cebri kullanılır. Mantık devrelerinin çalışmasını matematiksel olarak ifade etmek için Boolean Kuralları kullanılmaktadır.
Karmaşık lojik ifadeler, yukarıda özetlenen boolean cebrindeki kurallardan faydalanarak sadeleştirilebilirler (basitleştirilebilirler). Sadeleştirilen lojik ifadelerden oluşturulacak elektronik devreler, hem daha basit hem de daha ucuz olarak gerçekleştirilebilirler.
ÖN HAZIRLIK

  1. Çarpımların toplamı, toplamların çarpımı minterm ve maxterm kavramlarını açıklayınız.

  2. Deneye gelmeden deneyde kullanılacak entegrelerin datasheetlerini inceleyerek çıktılarını alınız. Aşağıdaki sadeleştirme işlemlerini gerçekleştiriniz.

  1. ( B ) ( C+B ) ( A+C ) ( +A )

  2. ( A+C ) ( AD + A ) + AC+ C

  3. ( B ) ( C+ ) + BC( A+ )+ AC ( C+ )



  1. Yukarıdaki işlemlerin sadeleştirme öncesi ve sadeleştirilmiş işlem sonuçlarının ayrı ayrı her 3 şık için de doğruluk tablosunu doldurunuz.

  2. Yukarıdaki işlemlerin sadeleştirme öncesi ve sadeleştirilmiş işlem sonuçlarının ayrı ayrı her 3 şık için de simülasyon ile benzetimini gerçekleştiriniz (logic.ly, circuitverse.org gibi online simülatör programları kullanılabilir).



Indir 1.74 Mb.

Arkadaşlarınla ​​paylaş:
1   2   3   4   5   6   7   8   9   ...   29




Veritabanı telif hakkı ile korunan ©dosyalar.org 2022
mesaj gönder

    Ana sayfa